(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57-111158

⑤Int. Cl.³
H 04 L 27/20

識別記号

庁内整理番号 7240—5K 63公開 昭和57年(1982)7月10日

発明の数 1 審査請求 未請求

(全 3 頁)

50反射形位相変調器

@特

願 昭55-186929

20出 願 昭55(1980)12月26日

⑫発 明 者 芦田秀夫

川崎市中原区上小田中1015番地

富士通株式会社内

⑩発 明 者 矢野泰弘

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 生田秀輝

川崎市中原区上小田中1015番地 富士通株式会社内

仰発 明 者 石山佳宏

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 者 中谷哲二

川崎市中原区上小田中1015番地

富士通株式会社内

の出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

個代 理 人 弁理士 松岡宏四郎

明細書

発明の名称
反射形位相変調器

2. 特許請求の範囲

入出力分離回路の入出力端子以外の端子の終婚 にFETのドレインとソースの一方を接続し他方 を接地し、ゲートより被変調パルス信号を印加し 該パルス信号で該分離回路入力端子より加えられ た高周波信号を位相変調し出力端子より変調され た高周波信号を取り出すことを特徴とした反射形 位相変調器。

3. 発明の詳細な説明

本発明はマイクロ波帯の反射形位相変調器に係 り特に簡易な構成で高速に動作するFETを用い た反射形位相変調器に関する。

従来マイクロ波帯の反射形位相変調器としては PINダイオードあるいはショットキ・パリア・ ダイオードなどの架子が用いられている。前者は 被変調パルス信号によりダイオードの服方向、逆 方向をスイッチングするため、服方向から逆方向 この目的を達成するため本発明のマイクロ液帯 の反射形位相変調器においては、入出力分離回路 の入出力増子以外の増子の終端にFETのドレイ ン、ソースの一方を接続し、他方を接地しゲート より被変調パルス信号を印加し該パルス信号で該 分離回路入力増子より加えられた高周液信号を位 相変調し出力増子より変調された高周液信号を取

特開昭57-111158(2)

り出すことを特徴としている。

すなわち本発明は、FETのドレイン、ソース間に直流パイアス電圧を印加しない状態で、ドレイン、ソース間のインピーダンスがゲート印加電圧により変化する特性を利用し、ゲートにパルス信号(被変調信号)を印加し、マイクロ被帯の信号を位相変調するものである。

以下図面を用いて本発明を静細に説明する。

第1図は本発明の原理を説明するための構成図であり、伝送線路4の一端と接地導体間にFET1のドレインDとソースSをそれぞれ接続し、ドレイン、ソース間に直流パイアスを印かせずに、かつゲートGに逆パイアスとなるように直流で圧 2を印加している。又3はパイアス関整用の分圧をである。今ゲート間圧Vgを変化し、ゲート電圧Vgをパラメータとして、FETの反射係数をインピーダンスチャート上にプロットすると第2図に示すような特性を示す。すなわちゲート電圧-15~1.6 Vの間では反射放は最少となり、ゲート電圧を増減させるとそれぞれ反射波の位相はほぼ

ス信号)により2相に移相され、サーキェレータ 8の出力端子10に2相に移相された変調信号が とり出される。

又FET1のドレインDとゲートGは電気的に 絶縁されているため、従来例で述べた高局被信号 と被変調信号とを分離するための回路は不必要と なる。

第4図は第3図のサーキュレータ8の代わりに ハイブリット回路13を用いた場合の構成図であ り、端子9,10はハイブリッド13のアイソレ ーション特性を示す端子である。

第5 図は本発明を4 相位相変調器に実施した一例である。16 は高周波信号を分岐し、変調器14 かよび変調器15 に信号をそれぞれ同相で供給する。変調された信号は17のハイブリッドで90°の位相差で合成される。すなわち、合成された出力はCH1, CH2の入力パルスにより0°,90°180°,270°の位相変調される信号となる。

以上詳細に述べた如く本発明による位相変関器 はFETを用いるため少電力で動作すると共に高 180°の位相差を呈する。 第3図は本発明による一象施例の機成図であり

第3図は本発明による一実施例の構成図であり 2^{*}相の位相変調器の場合を示す。

図において、1はFET、2はゲートバイアス用電源、3はパイアス調整用分圧器、12はバルス増幅器、5は被変調バルス入力熔子、6はゲートパイアスとバルス信号の重量器、7はマイクロ被阻止用チョーク、8は入出力分離用のサーキュレータ、9は高周波信号入力端子、10は高周波変調信号出力熔子、11は変調位相の補正用整合適略である。

高周故信号入力端子9より入力した高周波信号はサーキュレータ8、整合回路11を介してFET1のドレインDに入力する。一方被変調パルス入力端子5より入力したパルス信号はパルス増編器12、重量器6を介してFET1のゲートGに加たられる。との場合パルス信号は重量器6にてパイアス変化を受けている。したがって前述の説明(第1図についての説明)の如くFET1のドレインDに入力した高周披信号はゲート借号(パル


周波信号と被変調信号の分離する回路も不必要となり、その利点は大きい。

なか、FETはドレインとソースは電気的に対 軟性を持っているのでドレインとソースをそれぞ れ入れ替えても同様に本発明の目的が達成される。 4. 図面の簡単な説明


第1図は本発明の原理を説明するための構成図、 第2図は第1図の特性図、第3図は本発明の一実 施例、第4図、第5図は他の実施例を示す。


1 … F E T 、8 … 入出力分離回路、9 … 入力焼子、10 … 出力増子、D … ドレイン、S … ソースG … ゲート。

代理人 弁理士 松 闹 宏四郎



第1回











3/3 - (C) PAJ / JPO

PN ----JP57111158--- A 19820710

AP - JP19800186929 19801226

PA - FUJITSU KK

IN - ASHIDA HIDEO; others: 04

I - H04L27/20

TI - REFLECTIVE PHASE MODULATOR

AB - PURPOSE:To omit a circuit for separating a high frequency signal from a signal to be modulated, by applying a device with a pulse signal to be modulated, which is applied to the gate of an FET, and phase-modulating the high frequency signal applied to the separating circuit by this pulse signal, and outputting the high frequency signal.

- CONSTITUTION: This reflective phase modulator is provided with an FET1, a gate biasing electric power source 2, a pulse amplifier 12, an input/output separating circulator 8, etc. A high frequency signal inputted from a high frequency input terminal 9 is inputted to the drain D of the FET1 through the circulator 8 and a matching circuit 11. Also, a pulse signal inputted from a modulation pulse input terminal 5 is applied to the gate G of the FET1 through the amplifier 12 and a superposer 6. This pulse signal is biased and varied by the superposer 6. Accordingly, the high frequency signal inputted to the drain of the FET1 is phase-shifted to 2 phase by a gate signal, and a modulation signal which is phase-shifted to 2 phase is fetched from an output terminal 10 of the circulator 8.

GR - E136 ABV - 006205 ABD - 19821016







JP57111158

